eeeck/bachelor-thesis
1
0
Fork 0
Code Releases Activity

Use correct syntax

Browse Source 
Got mixed up with md opsieee 💅
This commit is contained in:
Erick
2026-09-23 12:25:55 +02:00
parent bb50cff9f4
commit fc972562cc
1 changed files with 1 additions and 1 deletions
Download Patch File Download Diff File Expand all files Collapse all files
chapters/01_introduction.tex
+1 -1
View File
@@ -144,7 +144,7 @@ Architettura & Singolo bus SAE J1939 con ID proprietari \\
\subsection{STM32F405RGT6} \subsection{STM32F405RGT6}
\label{subsec:stm32f405rgt6} \label{subsec:stm32f405rgt6}
Il logger sviluppato in questo lavoro si basa sulla \ac{mcu} **STM32F405RGT6** sviluppata da STMicroelectronics, appartenente alla famiglia STM32F4. Il logger sviluppato in questo lavoro si basa su una \ac{mcu} \textbf{STM32F405RGT6} sviluppata da STMicroelectronics, appartenente alla famiglia STM32F4.
Si tratta di un core ARM Cortex‑M4 a 32 bit con FPU in singola precisione, operante con un clock interno regolabile fino a 168 MHz. Include 1 MB di memoria Si tratta di un core ARM Cortex‑M4 a 32 bit con FPU in singola precisione, operante con un clock interno regolabile fino a 168 MHz. Include 1 MB di memoria
flash e 192 KB di SRAM. \cite{stm32f405_datasheet} flash e 192 KB di SRAM. \cite{stm32f405_datasheet}
La scelta di questa \ac{mcu} è dovuta principalmente, oltre alla sufficiente potenza di calcolo e memoria, soprattutto alla presenza di due controller La scelta di questa \ac{mcu} è dovuta principalmente, oltre alla sufficiente potenza di calcolo e memoria, soprattutto alla presenza di due controller